PCB阻抗控制，即在PCB設(shè)計(jì)中通過(guò)特定的設(shè)計(jì)方式，控制碳化物板上的阻抗參數(shù)達(dá)到理想的數(shù)值范圍。這對(duì)于高速信號(hào)傳輸來(lái)說(shuō)至關(guān)重要，而對(duì)于大多數(shù)嵌入式電路設(shè)計(jì)，實(shí)現(xiàn)合適的阻抗參數(shù)是至關(guān)重要的。

PCB阻抗計(jì)算公式是設(shè)計(jì)師在PCB布線過(guò)程中計(jì)算出理論阻抗的值。雖然可以借助于電磁仿真工具來(lái)計(jì)算板的實(shí)際阻抗，但是最常用的方法還是基于靜態(tài)PCB設(shè)計(jì)的理論計(jì)算公式。

1. 關(guān)鍵因素

在阻抗控制方面，確保PCB板堆不會(huì)產(chǎn)生意想不到的變化至關(guān)重要。如果您已經(jīng)確定了PCB分層，那么您需要做的是計(jì)算每個(gè)層的阻抗，看看它們是否滿足所需的標(biāo)準(zhǔn)。設(shè)計(jì)師需要確定每個(gè)層次中的每個(gè)組件的位置，以針對(duì)所需的阻抗實(shí)現(xiàn)最佳擺放。

這種位置選擇方法基于PCB板電磁模擬和阻抗計(jì)算結(jié)果。某些層和方向可能會(huì)對(duì)阻抗產(chǎn)生更大的影響。例如，在兩層的東西中，GND層可能會(huì)對(duì)阻抗起到很大作用，而可能需要調(diào)整其他層的位置來(lái)滿足必要的阻抗值。

高阻抗值也可以是由布局寬度和距離調(diào)節(jié)而來(lái)的。這是阻抗控制的最簡(jiǎn)單方式，適用于相似層之間的成功。同時(shí)，在18毫米以上的寬度區(qū)域中，阻抗的變化幅度比窄帶寬度范圍更小。

2. 計(jì)算阻抗的公式

PCB阻抗計(jì)算的公式總體而言，使用傳輸線模型，即一個(gè)混合動(dòng)態(tài)LCR環(huán)來(lái)計(jì)算差分PCB傳輸線的阻抗值。

下面是差分PCB傳輸線的標(biāo)準(zhǔn)阻抗計(jì)算公式。

$Z_D = Zo * [COSH(h/W) + 1]/[SINH(h/W)]$

其中：

Z_D 是差分阻抗（歐姆）；

Zo是設(shè)計(jì)所需的標(biāo)準(zhǔn)差分阻抗（歐姆），在高速信號(hào)傳輸中，通常為50Ω；

h是PCB板的高度；

W是PCB板傳輸線寬度。

對(duì)于PCB板上的單端傳輸線，設(shè)計(jì)師可以使用以下公式來(lái)計(jì)算傳輸線上的阻抗值。

$Z_0 = 60/SQRT(E) * LN[(4*h)/W + 1.2*W/h]$

其中：

Z_0是單端傳輸線的阻抗（歐姆）；

E是 PCB材料相對(duì)介電常數(shù)；

h是PCB板的高度，通常為1.6毫米；

W是電氣寬度（接地和開(kāi)口）。

當(dāng)然，還有一些修正公式可以幫助設(shè)計(jì)師更準(zhǔn)確地計(jì)算不同寬度和高度的單端和差分PCB傳輸線。

3. 結(jié)論

控制PCB板堆中的阻抗值是實(shí)現(xiàn)穩(wěn)定高速信號(hào)傳輸所必需的關(guān)鍵步驟之一。了解如何進(jìn)行PCB阻抗計(jì)算，確定哪些元素對(duì)阻抗起作用，對(duì)設(shè)計(jì)師來(lái)說(shuō)是非常必要的。